(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-154057

(43)公開日 平成8年(1996)6月11日

技術表示箇所	FI	庁内整理番号	識別記号		(51) Int.Cl. ⁶
		9382-5K		3/02	H 0 3 M
		8842-5 J	D	17/02	H03H
			Δ	1/08	нозм

審査請求 未請求 請求項の数2 OL (全 9 頁)


(21)出願番号	特願平6-293266	(71)出願人	000001889 三洋電機株式会社
(22)出願日	平成6年(1994)11月28日	(72)発明者	大阪府守口市京阪本通2丁目5番5号 寺澤 博則
			大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社内
		(74)代理人	弁理士 恩田 博宜

(54) 【発明の名称】 A/D変換器

(57)【要約】

【目的】簡単な構成でノイズの影響を低減することができるA/D変換器を提供することを目的とする。

【構成】A/D変換器1の角1の Δ Σ変調回路2は、入力したアナログ信号Ainをオーパサンプリングし、1ビットに量子化したビット列データDp を出力する。入力端子T1の近傍には、リファレンス電圧V ref2を伝達する配線L2が、入力端子T1の近傍に形成され、その入力端子T1の近傍の接続点T3からリファレンス電圧V ref2が第2の Δ Σ変調回路3に入力される。第2の Δ Σ変調回路3は、入力したリファレンス電圧V ref2をオーパサンプリングし、1ビットに低子化したビット列データDr を出力する。ディジタル引き算回路4は、ビット列データDr を引き算し、デシメーションフィルタ5を介してディジタルデータDoutとして出力する。



【特許請求の範囲】

【請求項1】 連続的に変化するアナログ信号(Ain) を入力し、そのアナログ信号(Ain)を標本化周波数の 整数倍の周波数に従って量子化し、その量子化した値に 対応する第1のビット列データ(Dp)を生成する第1 のΔΣ変調回路(2)と、

予め設定された基準電圧 (Vref2) を入力し、その基準 電圧 (Vref2) を前記第1のΔΣ変調回路(2)の量子 化周波数と同一の周波数に従って量子化し、その量子化 した値に対応する第2のピット列データ(Dr)を生成 10 する第2のΔΣ変調回路(3)と、

前記第1のΔΣ変調回路(2)から出力される第1のビ ット列データ (Dp) と、第2の $\Delta \Sigma$ 変調回路 (3) か ら出力される第2のビット列データ(Dr)との差を算 出し、その算出結果を出力する引き算回路(4)とを備 えたA/D変換器。

【請求項2】 単一の半導体基板上に前記第1のΔΣ変 調回路(2)及び前記第2のΔΣ変調回路(3)が集積 化され、前記第1のΔΣ変調回路(2)には入力端子 記第2のΔΣ変調回路(3)には前記入力端子(T1) 近傍に配置される基準電圧 (Vref2) の伝達配線 (L 2) 上の接続点 (T3) から基準電圧 (Vref2) が入力 される請求項1に記載のA/D変換器。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はA/D変換器に係り、詳 しくは、オーバーサンプルA/D変換器に関するもので ある。

[0002]

【従来の技術】図3は、一般的なオーパサンプルA/D 変換器(以下、単にA/D変換器という) 50の回路図 である。A/D変換器50は、アナログ信号Ainを入力 し、そのアナログ信号Ainを所定の標本化周波数fsで サンプリングし量子化したディジタルデータDout を生 成し出力するようになっている。

【0003】A/D変換器50には、2次のデルタ・シ グマ (Δ Σ) 変調回路 (Σ Δ 変調回路という場合もあ る) 51とデシメーションフィルタ52とが設けられて いる。ΔΣ変調回路51は、直列に接続された積分回路 40 53,54と量子化器としてのコンパレータ55に対し て、直列に接続された遅延回路56と1ピットD/A変 換器57とによりフィードバック系を構成している。

【0004】 ΔΣ変調回路51は、アナログ信号Ainを 入力し、標本化周波数 fs の数十~数百倍(例えば64 倍) の周波数64 fs でアナログ信号Ainをオーパサン プリングする。そして、ΔΣ変調回路51は、そのサン プリングしたデータを1ビットに量子化し、モジュレー タピット列データとして出力するようになっている。

【 $0\ 0\ 0\ 5$ 】 デシメーションフィルタ $5\ 2$ は、 Δ Σ 変調 50 型化することができないという問題がある。そのため、

回路51からのピット列データを入力し、そのピット列 データの周波数64fs を標本化周波数fs に低減し、 ディジタルデータDout を出力するようになっている。 【0006】ところで、デシメーションフィルタ52 は、ディジタル回路により構成されているので、ノイズ の発生源となる。このデシメーションフィルタ52によ り発生したノイズは、入力端子58からΔΣ変調回路5 1までの間や、△∑変調回路51内の信号に混入する場 合がある。すると、A/D変換器50から出力されるデ ィジタルデータDout には、ノイズが含まれてしまい、 正確にA/D変化することができない場合がある。その

ノイズの影響を低減するために、差動型のA/D変換器

が用いられている。

【0007】例えば、図4に示すように、差動型A/D 変換器60には、2つのΔΣ変調回路61,62とディ ジタル引き算回路63とが設けられている。一方の△∑ 変調回路61には、外部に接続されたパッファ回路64 を介して正極性のアナログ信号Ainが入力され、他方の ΔΣ変調回路62には、外部に接続された反転回路65 (T1) を介してアナログ信号 (Ain) が入力され、前 20 を介して逆極性のアナログ信号 Ainが入力される。 $\Delta\Sigma$ 変調回路61は、入力した正極性のアナログ信号Ainを 1ビットに量子化したビット列データDp を生成し出力 する。ΔΣ変調回路62は、入力した逆極性のアナログ 信号Ainを1ビットに量子化したビット列データDn を 生成し出力する。ディジタル引き算器63は、ΔΣ変調 回路61,62から出力されたピット列データDp,D n を入力し、その差を取りデシメーションフィルタ66 へ出力するようになっている。

> 【0008】デシメーションフィルタ66により発生し 30 たノイズは、入力端子67,68から△∑変調回路6 1,62までの間や、ΔΣ変調回路61,62内に混入 する。その結果、ΔΣ変調回路61,62からは、それ ぞれ同様にノイズを含んだビット列データDp, Dnが ディジタル引き算回路63へ出力される。ディジタル引 き算回路63は、入力したピット列データDp, Dnの 引き算を行い、その引き算結果を出力する。このとき、 ピット列データDp, Dn に含まれるアナログ信号Ain は互いに逆相であって、ノイズは同相になっている。従 って、引き算を行った結果、ノイズは互いに相殺され、 ディジタル引き算回路63から出力される演算結果に は、ノイズが含まれなくなるので、ノイズの影響を低減 することができる。

[0009]

【発明が解決しようとする課題】しかしながら、図4の A/D変換器60の場合、その外部にパッファ回路64 及び反転回路64の外付け部品が必要なので、作成が面 倒であるという問題がある。パッファ回路64及び反転 回路65を、A/D変換器60に内蔵することも考えら れるが、回路規模が大きくなり、A/D変換器60を小

図5に示すように、反転回路71のみを内蔵したA/D 変換器70が考えられる。

【0010】しかし、図5のA/D変換器70の場合、 反転回路71とΔΣ変調回路62との間に混入したノイ ズは差分により相殺されるが、反転回路71の入力端子 までに混入したノイズは相殺されないので、ディジタル データDout にはそのノイズが含まれ出力されるという 問題があった。

【0011】また、図5のA/D変換器70の場合、一 方のΔΣ変調回路61は直接アナログ信号Ainを入力 10 し、他方のΔΣ変調回路62は反転回路71を介してア ナログ信号Ainを入力している。そのため、反転回路7 1を通過する分、アナログ信号Ainが遅延されるので、 ΔΣ変調回路61.62から出力されるビット列データ Dp , Dn の対称性が崩れ、アナログ信号Ainに対応し たディジタルデータDout が出力されなくなるという問 題があった。

【0012】本発明は上記問題点を解決するためになさ れたものであって、簡単な構成で回路内のノイズによる 影響を低減することができるA/D変換器を提供するこ 20 とを目的とする。

[0013]

【課題を解決するための手段】請求項1に記載の発明 は、連続的に変化するアナログ信号を入力し、そのアナ ログ信号を標本化周波数の整数倍の周波数に従って量子 化し、その量子化した値に対応する第1のピット列デー タを生成する第1のΔΣ変調回路と、予め設定された基 準電圧を入力し、その基準電圧を前記第1のΔΣ変調回 路の量子化周波数と同一の周波数に従って量子化し、そ の量子化した値に対応する第2のピット列データを生成 30 する第2のΔΣ変調回路と、前記第1のΔΣ変調回路か ら出力される第1のビット列データと、第2のΔΣ変調 回路から出力される第2のビット列データとの差を算出 し、その算出結果を出力する引き算回路とから構成され

【0014】請求項2に記載の発明は、請求項1に記載 のA/D変換器において、単一の半導体基板上に前記第 1のΔΣ変調回路及び前記第2のΔΣ変調回路が集積化 され、前記第1のΔΣ変調回路には入力端子を介してア ナログ信号が入力され、前記第2のΔΣ変調回路には前 40 記入力端子近傍に配置される基準電圧の伝達配線上の接 **続点から基準電圧が入力される。**

[0015]

【作用】従って、請求項1に記載の発明によれば、第1 のΔΣ変調回路には、連続的に変化するアナログ信号が 入力され、そのアナログ信号が標本化周波数の整数倍の 周波数に従って量子化され、その量子化された値に応じ た第1のピット列データが生成される。第2のΔΣ変調 回路には、予め設定された基準電圧が入力され、その基 準電圧は第1の Δ Σ 変調回路の西子化周波数と同一の周 50 生成し、ディジタル引き算回路4へ出力する。

波数に従って量子化され、その量子化された値に応じた 第2のピット列データが生成される。引き算回路には、 第1の△∑変調回路から出力される第1のビット列デー タと、第2のΔΣ変調回路から出力される第2のビット 列データとが入力され、第1のビット列データと第2の ビット列データとの差が算出され、その算出結果が出力 される。

【0016】請求項2に記載の発明は、請求項1に記載 のA/D変換器において、単一の半導体基板上には、第 1のΔΣ変調回路及び第2のΔΣ変調回路が集積化さ れ、第1のΔΣ変調回路には入力端子を介してアナログ 信号が入力され、第2のΔΣ変調回路には入力端子近傍 に配置される基準電圧の伝達配線上の接続点から基準電 圧が入力される。

[0017]

【実施例】以下、本発明を具体化した一実施例を図1及 び図2に従って説明する。図1に示すように、オーパサ ンプルA/D変換器(以下、単にA/D変換器という) 1は、入力端子T1からアナログ信号Ainを入力し、そ のアナログ信号Ainを所定の標本化周波数fs で量子化 したディジタルデータDout を出力端子T2から出力す るようになっている。A/D変換器1には、第1,第2 ジタルデシメーションフィルタ5が設けられている。

【0018】第1のΔΣ変調回路2は2次のΔΣ変調回 路であって、積分回路11,12、量子化器としてのコ ンパレータ13、遅延回路14、1ピットD/A変換器 15及び加算回路16,17により構成されている。積 分回路11, 12は直列に接続されている。積分回路1 1,12の入力端子には、それぞれ加算回路16,17 が接続されている。積分回路12の出力端子は、コンパ レータ13のプラス入力端子に接続され、コンパレータ 13のマイナス入力端子にはリファレンス電圧Vref1が 入力されている。このリファレンス電圧Vref1は、コン パレータ13の動作範囲内で選択され、通常は、コンパ レータ13の動作範囲の中間電圧に設定されている。コ ンパレータ13の出力端子は、遅延回路14, D/A変 換器15を介して加算回路16、17に接続されてい る。即ち、積分回路11,12及びコンパレータ13に は、直列に接続された遅延回路14と1ビットD/A変 換器15とが並列に接続されフィードパック系が構成さ れている。

【0019】第1の△∑変調回路2は、入力端子T1に 接続され、外部からアナログ信号Ainを入力する。第1 のΔΣ変調回路2に入力されたアナログ信号Ainは、積 分回路11,12を介してコンパレータ13に入力され る。コンパレータ13は、積分回路11,12により積 分された値と予め設定されたリファレンス電圧Vref1と を比較して1ビットに低子化したビット列データDp を

【0020】また、第1のΔΣ変調回路2は、コンパレ ータ13から出力されたピット列データDp を、遅延回 路14及びD/A変換器15を介してアナログデータに 変換する。そして、加算回路16,17によりその変換 したアナログデータと次に入力したアナログ信号Ainと の差をとり積分回路11,12へ入力し積分する。これ により、第1のΔΣ変調回路2は、積分回路11,12 の積分値が最小となるようにフィードバック制御する。 この構成により、コンパレータ13から出力されるビッ 偏って分布するようになる。

【0021】ところで、コンパレータ13及び遅延回路 14は、標本化周波数 fs の64倍の周波数64 fs に 従って動作する。従って、入力したアナログ信号Ain は、周波数64fsの間隔でオーバサンプリングされ、 1ビットに量子化されたビット列データDp として、デ ィジタル引き算回路4へ出力されるようになっている。

【0022】第2のΔΣ変調回路3は、第1のΔΣ変調 回路2と同様に2次のΔΣ変調回路であって、積分回路 21, 22、量子化器としてのコンパレータ23、遅延 20 回路24、1ピットD/A変換器25及び加算回路2 6, 27により構成されている。積分回路21, 22は 直列に接続されている。積分回路21,22の入力端子 には、それぞれ加算回路26,27が接続されている。 積分回路22の出力端子は、コンパレータ23のプラス 入力端子に接続され、コンパレータ13のマイナス入力 端子には、第1のΔΣ変調回路2のコンパレータ13と 同一のリファレンス電圧Vref1が入力されている。コン パレータ23の出力端子は、遅延回路24、D/A変換 器25を介して加算回路26,27に接続されている。 即ち、積分回路21,22及びコンパレータ23には、 直列に接続された遅延回路24と1ピットD/A変換器 25とが並列に接続されフィードパック系が構成されて いる。

【0023】第2のΔΣ変調回路3は、外部から供給さ れるリファレンス電圧Vref2(通常は、コンパレータ2 3に供給するリファレンス電圧Vref1と同じでよい)を 入力する。そして、第2のΔΣ変調回路3に入力された リファレンス電圧Vref2は、積分回路21, 22を介し てコンパレータ23に入力される。コンパレータ23 は、その入力したリファレンス電圧Vref2と予め設定さ れたリファレンス電圧Vref1とを比較して1ピットに低 子化したピット列データDr を生成し、ディジタル引き 算回路4へ出力する。

【0024】また、第2のΔΣ変調回路3は、コンパレ ータ23から出力されたピット列データDrを、遅延回 路24及びD/A変換器25を介してアナログデータに 変換する。そして、加算回路21,22によりその変換 したアナログデータと次に入力したリファレンス電圧V ref2との差をとり積分回路21,22へ入力し積分す 50

る。即ち、第2のΔΣ変調回路3は、この積分回路2 1、22の積分値が最小となるようにフィードバックす るようになっている。

【0025】即ち、第2の△∑変調回路3は、入力した リファレンス電圧Vref2を周波数64fsの間隔でオー パサンプリングし、1ピットに量子化したピット列デー タDr を生成し、ディジタル引き算回路4へ出力するよ うになっている。

【0026】第1, 第2のΔΣ変調回路2, 3は、同じ ト列データDp に含まれる量子化雑音は、高い周波数へ 10 形状に形成され、電気的特性が同じになっている。ま た、第2のΔΣ変調回路3は、第1,第2のΔΣ変調回 路2、3を単一の半導体基板上に集積化する際、リファ レンス電圧Vref2を第1のΔΣ変調回路2に入力される アナログ信号Ainの入力端子T·1の近傍から入力するよ うになっている。

> 【0027】即ち、図2に示すように、A/D変換器1 のチップの周辺上には、アナログ信号Ainの入力端子 (パッド) T1 が形成されており、第1, 第2の $\Delta\Sigma$ 変 調回路2、3は、その入力端子T1に対して対称となる ように形成れされている。第1のΔΣ変調回路2は、そ の入力端子T1に配線L1を介して接続され、アナログ 信号Ainを入力するようになっている。

> 【0028】入力端子T1の近傍には、リファレンス電 圧Vref2を伝達する配線L2が形成され、その配線L2 からリファレンス電圧Vref2が第1,第2のΔΣ変調回 路2, 3に供給されている。そして、第2の△∑変調回 路3は、入力端子T1の近傍の接続点T3で配線L3を 介してリファレンス電圧Vref2を伝達する配線L2に接 続され、リファレンス電圧Vref2を入力するようになっ ている。即ち、第1のΔΣ変調回路2と第2のΔΣ変調 回路3は、同様の経路でアナログ信号Ainとリファレン ス電圧Vref2とをそれぞれ入力するようになっている。

【0029】尚、図2において、実際には、チップの周 辺上には複数のパッドが形成されているが、入力端子T 1と出力端子T2のみを示し、図が煩雑になるのを防い でいる。また、チップには、複数の配線層が設けられ、 例えば配線L2は第1配線層、配線L1, L3は第2配 線層に形成されている。そして、接続点T3において、 配線 L 2, L 3 が互いにコンタクトホール等により接続 **40** されている。

【0030】ディジタル引き算回路4は、第1,第2の $\Delta \Sigma$ 変調回路 2、3 からのピット列データDp 、Dr を 入力する。そして、ディジタル引き算回路4は、入力し たビット列データDp, Drの引き算を行い、その演算 結果をディジタルデシメーションフィルタ5へ出力する ようになっている。

【0031】 ディジタルデシメーションフィルタ5は、 ディジタル引き算回路4の演算結果を入力する。そし て、フィルタ5は、その入力した演算結果の帯域制限 (LPF)を行うとともに、その周波数64fsを所定 の標本化周波数 fs に低減するデシメーション処理を行 い、その処理結果をディジタルデータ Dout として出力 するようになっている。

【0032】次に、上記のように構成れされたA/D変 換器の作用を説明する。A/D変換器1に入力されたア ナログ信号Ainは、入力端子T1から第1のΔΣ変調回 路2に入力される。第1の△∑変調回路2は、入力した アナログ信号 Ainをオーバサンプリングし、1ビットに 量子化したビット列データDp を生成し、出力する。

【0033】第2のΔΣ変調回路3は、入力端子T1の 10 力することができる。 近傍の接続点T3からリファレンス電圧Vref2を入力 し、そのリファレンス電圧Vref2をオーパサンプリング して1ビットに量子化したビット列データDr を生成 し、出力する。

【0034】この時、ディジタルデシメーションフィル タ5により発生したノイズは、第1, 第2のΔΣ変調回 路2, 3内の信号に混入する。また、ノイズは、入力端 子T1から第1のΔΣ変調回路2までの間のノードN1 に混入する。更に、ノイズは、接続点T3から第2の△ Σ変調回路3までの間のノードN2に混入する。

【0035】入力端子T1の近傍には、接続点T3が設 けられている。そして、第1,第2の Δ Σ 変調回路2, 3は、同様な経路で入力端子T1と接続点T3とにそれ ぞれ接続されている。従って、入力端子T1から第1の $\Delta \Sigma$ 変調回路2までの間と、接続点T3から第2の $\Delta \Sigma$ 変調回路3までの間には、ほぼ同じノイズが混入するこ とになる。また、第1の Δ Σ変調回路2と第2の Δ Σ変 調回路3とは、同じに形成されているので、同程度のノ イズが混入することになる。従って、第1、第2の $\Delta\Sigma$ 変調回路2,3からそれぞれ出力されるピット列データ 30 Dp , Dr に含まれるノイズは、同等になる。

【0036】そして、ディジタル引き算回路4は、ビッ ト列データDp からピット列データDr を引き算し、そ の演算結果を出力する。ピット列データDp, Drに は、同じノイズがふくまれているので、ディジタル引き 算回路4は、ビット列データDp からビット列データD r に含まれるノイズを引き算する。

【0037】従って、ビット列データDp からビット列 データDr を引き算した場合、両ピット列データDp, Dr の差分、即ち、ノイズだけが引き算されることにな 40 る。そして、引き算回路4は、その演算結果を出力す る。

【0038】 ディジタルデシメーションフィルタ5は、 引き算回路4の演算結果を入力し、その演算結果に対し てデシメーション処理を行い、その処理結果をディジタ ルデータDout として出力する。引き算回路4の演算結 果には、ビット列データDpからビット列データDr に 含まれるノイズが引き算されている。その結果、ディジ タルデータDout は、入力端子T1から第1のΔΣ変調 回路2までの間と、第1のΔΣ変調回路2内とに混入す 50 の回路図である。

るノイズが含まれずに、アナログ信号Ainに応じた値と

【0039】このように、本実施例のA/D変換器1に よれば、図5に示す従来のA/D変換器70の反転回路 71を必要としないので、簡単な構成で回路内のノイズ の影響を低減することができる。また、アナログ信号A inは第1のΔΣ変調回路2にのみ入力されるので、従来 のA/D変化器70のようにアナログ信号Ainの対称性 が崩れることなく、ディジタルデータDout を生成し出

【0040】尚、本発明は上記実施例の他、以下のよう に実施してもよい。

1) 上記実施例では、2次のΔΣ変調回路2, 3を用い たA/D変換器1に具体化したが、1次又は3次以上の ΔΣ変調回路を用いたA/D変換器に具体化して実施し

【0041】また、ΔΣ変調回路2,3に代えて、Δ変 調回路とΔΣ変調回路とを用いたA/D変換器に具体化 して実施してもよい。

20 2) 上記実施例では、アナログ信号Ainを入力する入力 端子T1の近傍の接続点T3でリファレンス電圧Vref2 の配線L2と配線L3とを接続し、その配線L3を介し てリファレンス電圧Vref2を第2のΔΣ変調回路3に入 力するようにしたが、リファレンス電圧Vref2を入力す る入力端子をアナログ信号Ainを入力する入力端子T1 に隣接して設けるようにしてもよい。

【0042】また、第2のΔΣ変調回路3にリファレン ス電圧Vref2を入力する端子と、第1,第2のΔΣ変調 回路2、3内のコンパレータ13、24等のリファレン ス電圧Vref2を入力する端子とを別々に設ける。そし て、第2のΔΣ変調回路3のリファレンス電圧Vref2を 入力する入力端子を、アナログ信号Ainを入力する入力 端子T1に隣接して設けるようにしてもよい。

【0043】3) 上記実施例では、第1, 第2のΔΣ変 調回路2、3において、周波数64fsでオーパサンプ リングするようにしたが、標本化周波数fs の任意の整 数倍、例えば16、32、128倍等の周波数でオーバ サンプリングするようにしてもよい。

[0044]

【発明の効果】以上詳述したように本発明によれば、簡 単な構成で回路内のノイズの影響を低減することが可能 なA/D変換器を提供することができるという優れた効 果がある。

【図面の簡単な説明】

【図1】 本発明を具体化した一実施例のA/D変換器 の回路図である。

【図2】 一実施例のA/D変換器のレイアウト図であ る。

【図3】 一般的なΔΣ変調回路を用いたA/D変換器

(6)

特開平8-154057

9

【図4】 従来の差動型A/D変換器の回路図である。

【図5】 従来の差動型A/D変換器の回路図である。 【符号の説明】

1 オーパサンプルA/D変換器

2 第1のΔΣ変調回路

3 第2のΔΣ変調回路

4 引き算回路としてのディジタル引き算回路

5 ディジタルデシメーションフィルタ

Ain アナログ信号

Dp 第1のピット列データ

Dr 第2のピット列データ

L2 伝達配線としての配線


T1 入力端子

T3 接続点


Vref2 基準電圧としてのリファレンス電圧

10


【図2】




[図3]



[図1]







【図5】

